Antworten

Achtung: In diesem Thema wurde seit 120 Tagen nichts mehr geschrieben.
Sollten Sie Ihrer Antwort nicht sicher sein, starten Sie ein neues Thema.
Name:
E-Mail:
Betreff:
Symbol:

Verifizierung:
Geben Sie die Buchstaben aus dem Bild ein
Buchstaben anhören / Neues Bild laden

Geben Sie die Buchstaben aus dem Bild ein:
Was 20+1 ist, dass weiß ein jeder Bot. Was wir wirklich wollen: Buchstabiere die Zahl, die im Namen unseres Online-Magazins enthalten ist.:

Shortcuts: mit Alt+S Beitrag schreiben oder Alt+P für Vorschau


Zusammenfassung

Autor: Peter
« am: 01. Dezember 2008, 21:33:46 »

Ich habe die Passage im Errate gelesen, schon unmittelbar nachdem Intel diese zur Verfügung gestellt hat und ihm - "wegen des alten Huts" - auch keine weitere Bedeutung geschenkt. Aber natürlich - auch Intel hat CPU-Fehler. Darum gibt es Erratas ja. Wie schwerwiegend diese sind, und wie häufig sie in der Praxis auftreten könnten, und vor allem, welche Workarounds oder Fixes es dafür gibt, dafür sind eben die CPU-Hersteller verantwortlich.
Autor: Fabian O
« am: 01. Dezember 2008, 20:55:31 »

Der Bug ist doch uralt... Den gabs schon beim Core2Duo nur da hat es keinen interessiert... Jetzt "ähnelt" der Nehalem dem Barcelona und Fudzilla kocht sein Süppchen und natürlich kopieren fast alle Seiten stur diese Info  [bawling] Da fragt man sich echt, wofür da der ein oder andere Redakteur sein Geld bekommt... (Hier taucht die Meldung ja Gott sei Dank noch nicht auf  ;))
Wer es nicht glaubt soll sich doch mal das Specification Update zu den ersten Core2Duos durchlesen (Seite 71):
http://www.intel.com/design/processor/specupdt/313279.htm
Schlimm kann dieser "Bug" also wirklich nicht sein.... ;)

grüße
Lord

P.S Das es auch anders geht zeigt übrigens heise online ;)
Autor: Kaefermelder
« am: 01. Dezember 2008, 16:37:49 »

Patent-Austausch-Abkommen?  ;D

Klar ist AMD auch daran schuld ;D Intel kann nix dafür -.-
Autor: Thomas
« am: 01. Dezember 2008, 16:15:17 »

Autor: Kaefermelder
« am: 01. Dezember 2008, 13:13:58 »

Autor: Fabian O
« am: 20. November 2008, 19:50:35 »

Hi,

also bei Gigabyte werden definitiv beim X58 für RAM und NB/MCH Intersil-Controller eingesetzt. Welcher allerdings genau habe ich leider noch nicht herausgefunden. Allerdings gibt Intersil seine Controller - soweit ich es gesehen habe - immer für 3 bis 12V frei. Damit wäre die Sache also auch noch nicht geklärt.

Definitiv müsste man für die Leistungsaufnahme allerdings diese Phasen für NB/MCH noch dazu nehmen.

Ob die 3.3 bzw 5V wesentlich effizienter sind als die 12V bezweifle ich, allerdings könnte Kostenersparnis ein Grund sein. Für die Tiefsetzsteller bei der reinen Core-Versorgung muss man schon Hochleistungstransistoren einsetzen. Bei max 28A und 3.3V kann man vielleicht etwas an den Bauteilen sparen...

grüße
Lord

Edit: Was mir gerade in den Sinn kommt... Eventl ist mit den NB-Phases auch die Spannungsversorgung für den IO-Hub und nicht für den MCH... Dann wäre all mein Geschreibsel Schwachsinn und wir sind so schlau als wie zu vor...  ???
Autor: justapost
« am: 20. November 2008, 12:45:51 »

Hier die Spec zum PW Controller auf dem MSI X58 board, max 6-phasen aber kein Hybrid Kontroller mit QPI VID's.

http://www.intersil.com/data/fn/fn6504.pdf

@LordMephisto - Tiefsetzer anzapfen hört sich vernünftig an.

Weis wer ob es einen Vorteil bzgl. Effizienz bringt wenn man statt 12V 3.3V als Quelle für die QPI mit max 28A Last nutzt? Wenn der uncore etwa 7W im idle braucht und ne einzelne Phase mit 12V Quelle erst ab 10A richtig Effizient arbeitet würden dadurch vieleicht ein paar % Effizienz mehr rausgekitzelt.

Die Ergebnisse ohne die QPI Last sind vieleicht ganz praktisch wenn man die Effizienz der Kerne mit Core2 Prozessoren vergleichen will. Geht es darum den Stromverbrauch der Prozessoren zu vergleichen (speziell mit K10 systemen) muss diese Last da mit rein (oder man lässt die NB phase beim K10 weg). Finde es im Moment echt schwer mir ein klares Bild von den neuen Architekturen beider Hersteller zu machen.

Autor: Fabian O
« am: 20. November 2008, 08:58:42 »

Hi,

sehr interessantes Thema...
Ich denke man kann die Sache auch einfacher von Seiten des Boards lösen ;)  So wie ich es gesehen habe bieten alle Hersteller zumindest für die MCH eine oder zwei Phasen für die Spannungsversorgung. Wenn man diese entsprechend anzapft müsste man ja rausfinden, was primärseitig in die Tiefsetzsteller reinfließt oder?
Ich denke aber auch, dass da jeder Hersteller vermutlich sein eigen Süppchen kocht, denn fast jeder setzt einen anderen Reglerchip ein um seine besonderen "Phasen-Abschalt-Green-IT"-Gimmicks zu implementieren...

Korrigiert mich wenn ich falsch liege  ;)

grüße
Lord
Autor: justapost
« am: 19. November 2008, 11:06:21 »

Hab mal auf der ST Homepage nach aktuellen Spannungs-Regler Chips gesucht.

Habe nur einen mit 3.3V-5V Quelle gefunden. http://www.st.com/stonline/products/literature/ds/10565.pdf
Für die aktuellen Intel Cores gibt es diesen (nicht hybrid) Chip http://www.st.com/stonline/products/literature/ds/15070.pdf. Der Unterstütz die aktuelle VR11.1 Spezifikation. Beide Dokumente wurden innerhalb der letzen ein bis zwei Monate aktualisiert bzw. bereitgestellt.

Bin gespannt ob und wann Intel hier antworten wird. Danke für die Mühe erstmal.
Autor: Peter
« am: 18. November 2008, 23:00:27 »

Habe heute erst einmal ne Anfrage an Intel geschickt. We'll see.
Autor: justapost
« am: 18. November 2008, 22:23:31 »

Wenn das ein neuer Chip speziell für die neue i7 Platform ist könnte sich da schon einiges rauslesen lassen.

Hier die Spezifikationen zu einem 4+1 phasen controller für die K10 Platform.
http://www.st.com/stonline/products/literature/ds/13605.pdf

In Tabelle 2 Steht dass Vcc auf 12V basis arbeitet. Figure-1 zeigt einen beispielhaften Schaltplan auf dem zu erkennen ist dass die NB Phase auch an Vcc hängt.

Würde in den i7 Chip Spezifikationen jetzt nach Vtta und Vttd suchen. Wenn CanardPC recht hat arbeiten die auf 3.3V Basis. ST zum Beispiel schickt einem die Spezifikationen meist auf anfrage wenn Sie noch nicht im Netz stehen. Ist vieleicht einfacher auf dem Weg an die Info zu gelangen als über interne Intel Dokumente die dann wieder unter NDA stehen.

Autor: Peter
« am: 18. November 2008, 19:48:26 »

Hab ich noch nicht gecheckt. Aber selbst wenn du den Steuerchip ausfindig machst, verwette ich meinen Hintern, dass da natürlich noch überhaupt nix zum Ci7 drinsteht.
Autor: justapost
« am: 18. November 2008, 19:33:25 »

Hmm hab jetzt auch mal http://www.intel.com/design/corei7/documentation.htm überflogen und finde auch keine Antwort.


Hier werden zumindest die Limits für uncore angegeben (analog 5A, digital 23A). Wenn ich Tabelle 2-0 und 2-10 richtig interpretiere liegt die maximale Spannung bei voller Auslastung (28A) bei 1.05V also knapp 30W im übelsten Fall.
Was für ein Chip wird denn für die Spannungsregulierung verwendet? Vieleicht helfen desse Spezifikazionen weiter.
Autor: Peter
« am: 18. November 2008, 16:48:08 »

Der 9950 war ein "offiziell" als 140 Watt eingestufter Prozessor. Der 9850 war ein Modell der ersten Charge.
Autor: justapost
« am: 18. November 2008, 16:16:40 »

Wow ganz schöner unterschied zwischen dem 9950BE (wahrscheinlich 125W) und dem 9850BE, dafür dass die NB bei beiden mit 2GHz läuft. Danke für die Details. Das heist dann wohl dass die cores beim 9950BE hier so um die (16W-11,5W) 4,5W brauchen

Denke das Schaltbild haben die Reviewer von CanardPC nach dem vermessen des Boards selber erstellt. Zum Testen könnte man doch die Last auf der 3.3V Leitung mit verschiedenen QPI/NB Speeds oder Spannungen vergleichen.

Nehme hier gerne CoreDamage her um die CPU richtig zu stressen. Erzeugt eine ähnliche Last wie Prime95 mit grossen FFT's, ohne dabei aber den Speicher auszulasten. Muss das jetzt mal mit C2MP vergleichen.

achim~