Nachrichten

Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor

Prozessoren | HT4U.net
Mit dem heutigen Tage hat Intel seine zukünftige Fertigungstechnologie für die 22-nm-Generation veröffentlicht. Diese wird unter anderem für die "Ivy Bridge"-Prozessor-Familie verwendet werden. Damit die neue Technologie an die Erfolge der sehr guten 45- und 32-nm-Herstellungsverfahren anknüpfen kann, greift der Hersteller tief in die Trickkiste und führt als erste Hersteller 3D-Transistoren mit einer Tri-Gate-Struktur für die Massenfertigung ein.

Wie die Bezeichnung schon verrät, handelt es sich bei neuen Transistoren, um dreidimensionale Gebilde. Source und Drain "liegen" dabei nicht mehr nur noch im Substrat-Bereich, sondern ragen über diesen heraus. Dadurch ergibt sich, dass anders als bei planare Transistoren, die nur eine Inversionsregion und damit nur einen Leitungskanal besitzen, die 3D-Transistoren über drei verbundene Inversionsregionen verfügen. Diese werden durch das umliegende Gate erzeugt, weshalb die 3D-Transistoren den Beinamen Tri-Gate besitzen. Es handelt sich bei dem Gate im Übrigen nach wie vor um ein Metall-Gate mit zugehörigem High-K-Dielektrikum.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie


Durch diesen Schritt wird der Kanal für die Ladungsträger im Transistor "größer" im Vergleich zu einem planaren Transistor, so dass mehr Ladungsträger durch den Kanal gelangen können. Bei gleicher Spannung ist damit ein größerer Stromfluss möglich. Darüber hinaus ist es durch diesen Schritt möglich, die 3D-Transistoren "dünner" zu gestalten, als gewöhnliche planare Transistoren. Statt Breite nutzt man nun schließlich die Höhe aus, um den Kanal zu vergrößern. Dies erlaubt laut Intel eine verdoppelte Packdichte.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie


Zusammen mit dem Umstieg auf 3D Tri-Gate-Transistoren will Intel außerdem die störende Raumladungszone (Depletion Region) um Source, Drain und Kanal eliminieren. Diese stört, da durch die dort wirkenden Kräfte die Ladungsträger im Kanal nicht nur von Source nach Drain bewegt werden sondern auch ins Substrat oder Richtung Gate abgelenkt werden können. Dies kann auch durch die Verwendung von einer "Silicon on Insulator" (SOI) Technologie erreicht werden, doch diese erhöht laut Intel die Kosten um 10 Prozent während die 3D-Technik die Fertigungskosten gegenüber einem planaren Transistor mit Raumladungszonen nur um 2 bis 3 Prozent steigert.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie


Durch die genannten Neuerungen ergeben sich im Wesentlichen zwei Möglichkeiten. So kann man die Schwellspannung (Spannung ab welcher sich der Kanal im Transistor bildet; Grenze zwischen "an" und "aus") im Vergleich zu planaren Transistoren unverändert lassen. Durch die eliminierten Raumladungszonen sinken dann die Leckströme im Sub-Schwellspannungsbetrieb erheblich, was den Energieverbrauch deutlich reduziert. Einfach formuliert heißt dies, dass die Leckströme kleiner werden, wenn der Transistor sperrt (kein Kanal vorhanden).

Alternativ kann man jedoch auch die Schwellspannung reduzieren, so dass der Kanal bereits bei kleineren Gate-Spannungen (Versorgungsspannungen) ausgebildet wird (Transistor "leitet" früher). Dadurch lässt sich im Vergleich zu einem planaren Transistor entweder die Schaltgeschwindigkeit deutlich steigern (bei gleichbleibender Gate-Spannung) oder die Energieverbrauch bei gleicher Schaltgeschwindigkeit zu reduzieren, in dem man die Versorgungsspannung absenkt.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie


Alles in allem soll es mit den neuen 3D-Transistoren mit 22-nm-Strukturbreiten laut Intel möglich sein die Versorgungsspannung auf 0.8 Volt statt 1 Volt bei der aktuellen 32-nm-Technologie abzusenken und dabei die gleichen Taktfrequenzen zu erreichen. Intel spricht dabei davon, dass durch diesen Schritt der Energieverbrauch um mehr als 50 Prozent gesenkt werden kann. Ebenso ist es jedoch auch möglich, die Schaltzeiten der Transistoren bei gleichbleibender Spannung deutlich zu verbessern, wobei hier je nach Spannung zwischen 18 und 37 Prozent an Performance-Steigerungen möglich sein sollen.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie


Um zu verdeutlichen wie weit die Technologie bereits fortgeschritten ist, hat Intel über dies auch gleich einen ganzen Wafer mit "Ivy Bridge"-Prozessoren präsentiert. Außerdem zeigte man zwei laufende Desktop- sowie ein Notebook-System mit Prozessoren der kommenden "Ivy Bridge"-Generation. Es scheint also alles nach Plan zu verlaufen, so dass einem pünktlichen Launch Anfang des nächsten Jahres nichts im Wege steht. Man darf gespannt sein, wie sich die neue Fertigungstechnologie gepaart mit den 3D-Transistoren dann in der Praxis schlägt.

Bild: Intel stellt 22-nm-Technologie mit 3D Tri-Gate-Transistoren vor
Klick zum Vergrößern und Öffnen der Bildergalerie

[]







Stichworte zur Meldung: Intel Fertigung Transistor Ivy Bridge