BIOS: Das Geheimnis des Erfolges

Gehäuse & Kühlung | HT4U.net | Seite 2

Speicherkonfiguration



Jeder hat schon einmal was von ihnen gehört, fast jeder hatte schon einmal damit etwas zu tun, aber kaum jemand kennt sie richtig, die Memory – Timings (zu deutsch: Speicherlatenzen). Dieses Manko soll nun ausgeräumt werden. Bevor es losgeht, sollte allerdings noch die Frage geklärt werden, was überhaupt so eine „Latenz“ ist. Eine Latenz gibt an, wie lange ein gewisser Vorgang, z.B ein lesender Speicherzugriff dauert. Dabei werden die Zeiten nicht absolut angegeben sondern immer relativ zum I/O-Takt (Taktfrequenz des Busses zwischen Speichercontroller und Speicher). Ist ein Timing auf „5“ eingestellt, entspricht dies gerade 5 Taktzyklen.

Der I/O-Takt des Speichers bewegt sich bei DDR2 – Speicher zwischen 200 und 533 MHz. Die Hersteller geben dagegen oft die effektiven Taktraten an. Diese liegen gerade doppelt so hoch (also zwischen 400 und 1066 MHz), da bei DDR – Speicher pro Taktzyklus zwei Datenpakete übertragen werden. Da im BIOS der I/O-Takt in der Regel als Memory Frequency (zu deutsch: Frequenz des Speichertaktes) bezeichnet wird, wird diese Benennung im Folgenden übernommen.

Um ein besseres Verständnis für die diversen Latenzen zu bekommen, ist es wichtig den physikalischen Aufbau einer DRAM – Speicherzelle und die logische Organisation des Speichers im Hinterkopf zu haben.
Eine DRAM – Zelle besteht aus einem Kondensator, der die Daten (0 oder 1) speichert, einem Transistor, der den Zugriff steuert und einem Verstärker (der für eine gute Signalqualität sorgt). Der Aufbau ist hier einmal exemplarisch dargestellt.

Bild: BIOS: Das Geheimnis des Erfolges

Der Verstärker ist an die Bitleitung angeschlossen und verstärkt das Signal entsprechend bevor es auf die eigentliche Datenleitung zum Speichercontroller gelangt.

Logisch ist der Speicher in Tabellen organisiert Jedem DRAM Modul auf des Speichers wird genau eine Tabelle zugeordnet. Für den Zugriff auf eine Zelle muss der Speichercontroller nur wissen in welcher Zeile (Row) und welcher Spalte (Column) sich die Zelle befindet sowie die Adresse des zugehörigen DRAM Modules.