BIOS: Das Geheimnis des Erfolges

Gehäuse & Kühlung | HT4U.net | Seite 3

Speicheratenzen: Die vier Könige



Kauft man heute ein Speichermodul oder liest darüber in der Ankündigung eines Speicherherstellers, so wird man in aller Regel immer mit vier Speicherlatenzzeiten kontrolliert, welche beispielsweise als 4-4-4-12-Nennung die vier wesentlichen Latenzangaben bei einem Speichermodul darstellen und Auskunft über die Geschwindigkeit eines Speichermoduls geben sollen.

Bild: BIOS: Das Geheimnis des Erfolges

Schauen wir uns an, was es mit diesen Latenzen auf sich hat.

RAS-Precharge (tRP):

Damit eine Speicherzelle gelesen oder geschrieben werden kann, muss als erstes der zugehörige Transistor den Zugriff ermöglichen. Dazu muss das Gate des Transistors über die Wortleitung aufgeladen werden. Die Zeit die vergeht, bis die korrekte Gatespannung anliegt wird als „RAS-Precharge“ bezeichnet, wobei RAS für Row Adress Strobe steht. Die Zeit entspricht der Verzögerung, die zwischen einem „Precharge“ und einem „Aktivierungs“-Befehl nötig der gleichen Zeile ist.

RAS-to-CAS Delay (tRTC):

Dieser Parameter beschreibt die Zeitspanne, die nach der Aktivierung einer Wortleitung verstrichen sein muss, bevor ein Lesekommando gesendet werden darf. Der Parameter ist dadurch bedingt, dass das Verstärken der Bitleitungsspannung und das Rückschreiben des Zellinhaltes abgeschlossen sein muss, bevor die Bitleitungen mit den Datenleitungen verbunden werden dürfen.

Aus logischer Sicht verbirgt sich hier hinter die Zeitdauer, die zwischen der Zeilenadressierung und Spaltenadressierung verstreicht.

CAS-Latency (tCL):

Die richtige Zeile ist nun adressiert, alle Spannungspegel sind auf dem richtigen Niveau und die Daten können endlich gelesen werden. Die Zeit, die zwischen der Absendung des Lesekommandos und dem Erhalt der Daten vergeht wird als „CAS-Latency“ bezeichnet (CAS = Column Adress Strobe).

RAS Active Time (tRAS):

Die minimale Zeit, die nach der Aktivierung einer Zeile verstrichen sein muss, bevor ein Kommando zum Deaktivieren der Zeile gesendet werden darf, wird in der Regel mit „RAS Active Time“ bezeichnet. Der Grund für diese Latenz liegt darin, dass alle Schreibvorgänge in der Zelle vollständig abgeschlossen sein müssen, bevor die Wortleitung deaktiviert werden darf.

Es ist hierbei zu beachten, dass auch bei einem lesenden Zugriff ein Schreibvorgang stattfindet. Da der Kondensator in der DRAM Zelle seine Spannung (Information) bei einem Zugriff verliert, muss diese nach dem Zugriff wieder angelegt (eingetragen) werden.
Normalerweise gilt: tRAS=tCL + tRCD + 2

Bild: BIOS: Das Geheimnis des Erfolges