Intel Core i7 "Nehalem" im Test - des Kaisers neue Kleider

Prozessoren | HT4U.net | Seite 15

Core i7-Technik: Speichercontroller



Intel hat sich nun endlich vom veralteten Front Side Bus (FSB) getrennt und geht den von AMD für die breite Masse vorgemachten Weg, den Speichercontroller direkt in den Prozessor zu integrieren.

Streng nach dem Baukastensystem (Core-/ Uncore-Bereiche) ist es nun also beim Core i7 möglich, die CPU mit einem integrierten Zwei-Kanal- oder alternativ mit einem Drei-Kanal-Speicherinterface auszustatten. Der Core i7 als Bloomfield verfügt über einen Drei-Kanal-Speichercontroller.

Dieser ist bislang auf Unbuffered DDR-DIMMs ausgelegt, die mit oder ohne ECC eingesetzt werden können. Momentan sieht die Spezifikation drei Speicherkanäle vor, die mit bis zu drei Modulen bestückt werden können. Dies ergibt neun Speichermodule pro CPU mit der Limitierung von 18 DIMMs pro System.

Die Module dürfen dabei bis zu 16 GB fassen, was noch einige Zeit Luft lassen wird, betrachtet man die derzeitigen Probleme der Speicherhersteller, schon 4 GB-Module kostendeckend zu fertigen.

Bild: Intel Core i7

Offiziell sind zum jetzigen Zeitpunkt die Geschwindigkeiten DDR3-800 und DDR3-1066 validiert. Intel selbst spricht aber von DDR3-1333 und sogar DDR3-1600, was ohne Probleme möglich sein soll. Die verfügbare Bandbreite erhöht sich dabei im Gegensatz zum FSB-Konzept früherer Tage mit jeder zusätzlich eingesetzten CPU.

Bild: Intel Core i7

Wie schon die Erfahrung bei AMDs K8-Prozessoren gezeigt hat, sorgt der integrierte Speichercontroller für signifikant niedrigere Latenzen, potenziell sind damit allerdings kritische Zustände möglich, was Probleme mit der Speicherkompatibilität ergeben könnte. Wie sich dies in der Praxis darstellt, zeigen wir im entsprechenden Kapitel dieses Artikels, ebenso wie die resultierenden Geschwindigkeitsgewinne. Laut Intel-internen Messungen soll der Speicherzugriff von einer CPU auf den Speicher einer anderen über QPI sogar mit geringeren Latenzen möglich sein als bislang über die Northbridge des Chipsatzes. In der Praxis messen kann man dies bislang mangels Multiprozessorsystemen nicht.

Bild: Intel Core i7

Absolut dünn sind leider die Informationen seitens Intel, was die Bestückungsmodalitäten des Speichercontrollers betrifft, oder beispielsweise auch Feinheiten, wie die Menge der Open Pages, welche der Controller gleichzeitig offen halten kann. Fragen hierzu liefen bislang leider ins Leere. Intel teilte uns mit, dass die entsprechenden Dokumentationen hierzu vermutlich erst zur offiziellen Vorstellung am 17. November zur Verfügung stehen werden.

Grundsätzlich konnten wir aber praktisch schon nachstellen, dass die Kombination von double sided Speichern mit single sided Speichermodulen zu keinerlei Problemen oder Performance-Einbußen führte. Allerdings war zumindest die Organistation der Chips gleich.

Bei der Bestückung der Speicherslots muss man beachten, dass Slot 0 eines Kanals immer zuerst bestückt sein muss. Dies scheint mit der Terminierung der Slots zusammen zu hängen. Ein einzelnes Modul in Slot 1 oder 2 eines Kanals würde dazu führen, dass das System nicht startet.

 

Inhalt dieses Testberichtes